
2026-07-07
LS12D105T は、サンプル レート 20、40、65、80、または 105 MSa/s のシングルチップ 12 ビット アナログ/デジタル コンバータ (ADC) ファミリの一部であり、単一 3 V 電源で動作します。シリーズの各デバイスは、高性能サンプル アンド ホールド アンプ (SHA) と電圧リファレンスを内蔵しています。 LS12D105 ADC は、出力エラー訂正ロジックを内蔵したマルチステージ差動パイプライン アーキテクチャを使用し、12 ビットの分解能を提供し、動作温度範囲全体にわたって欠落コードがないことを保証します。真の差動入力を備えた広帯域サンプルアンドホールド アンプを使用することにより、デバイスは完全差動入力信号とシングルエンド入力信号の両方を処理できるようになります。
LS12D105T は TSSOP (28 ピン) および QFN/LFCSP (32 ピン) パッケージで提供され、AD9235 と完全にピン互換性があるため、既存の PCB 設計を変更せずに使用できます。チップ特性
アナログ電源電圧 (AVDD): 2.85 V ~ 3.45 V
デジタル電源電圧 (DRVDD): 1.7 V ~ 3.45 V
ADCコア:
- サンプリングレート: 5 ~ 105 MSa/s
- LS14D105: 14ビット
- LS12D105T: 12ビット
- LS10D105: 10ビット
1.8 V / 2.5 V / 3 V / 3.3 V ロジック レベルをサポートするパラレル データ出力インターフェイス (CMOS)
シングルエンドまたは完全差動入力信号をサポート
入力調整範囲(フルスケール):1.2Vp-p、1.6Vp-p、2Vp-p
超低消費電力:
- LS14D105: 310mW
- LS12D105T: 260mW
- LS10D105: 220mW
SNR と SFDR の特性:
- LS14D105 (フィン = 3.13 MHz): SNR = 69 dB、SFDR = 86 dB
- LS12D105T (フィン = 3.13 MHz): SNR = 67 dB、SFDR = 80 dB
- LS10D105 (フィン = 3.13 MHz): SNR = 60 dB、SFDR = 72 dB
入力帯域幅 (-3 dB 時): 200 MHz
DNL と INL:
- LS14D105: DNL = ±0.75 分、INL = ±1.5 分
- LS12D105T: DNL = ±0.75 分、INL = ±1 分
- LS10D105: DNL = ±0.75 マイナス、INL = ±1 マイナス
低バイアス電圧:
- LS14D105: ±1.5mV
- LS12D105T: ±3 mV
- LS10D105: ±3mV
コモンモード入力範囲をサポート: 0 ~ 2V または 0.6 ~ 2.4V